Нужна б Написать 3 такт (в конце)
Схема содержит 2 электронных ключа DD1 и DD2, через которые происходит подача слагаемых Аi, Вi только в момент действия синхросигнала Си сумматора DD3.

Элемент памяти DD4 представляет собой двухтактный Д-триггер и выходной электронный ключ DD5

Слагаемые: А- 101; В- 001

Рассмотрим сложение двух разных чисел А и В

S=101001=110

S – сумма

Р- перенос = 1

В исходном состоянии элемент памяти очищен и на выходе, следовательно и на входе Рi-1 сумматора 0

Такт 1

Поданные на вход схемы слагаемые А1=1, В1=1 поступает на вход сумматора DD3 только с приходом первого синхроимпульса, когда входные ключи DD1 и DD2 замкнуты.

В результате получаем значение суммы S1=0 и значение переноса из первого разряда во второй равное Р1=1.

Значение переноса фиксируется в первой ячейке элемента памяти, т.к. с приходом синхроимпульса она становится доступной. Полученное значение суммы поступает на выходной электронный ключ DD5 и оказывается на выходе схемы в момент действия сигнала о Время прихода этого сигнала выбирается с учетом максимальной задержки суммирования, а длительность должна быть меньше длительности слагаемых, т.е. длительность синхроимпульса.

По окончанию действия синхроимпульса значение переноса Р1=1 переписывается во вторую ячейку памяти и оказывается на входе Рi-1 сумматора.

Слагаемые А1 и В1 на входе схемы будут отсутствовать, т.к. действие синхроимпульса закончилось.

Такт 2

Поданные на вход схемы слагаемые А2=0, В2=0 поступает на вход сумматора DD3. На входе сумматора Рi-1 присутствует 1 (перенос), в результате получаем значение суммы S2=1. Перенос отсутствует. Полученное значение суммы поступает на выходной электронный ключ DD5 и оказывается на выходе схемы в момент действия сигнала о По окончанию действия синхроимпульса слагаемый А2 и В2 будут отсутствовать.

Такт 3

Этот такт расписать самим